Необходимите файлове се намират в проекта fibonacci.
Fn = Fn-1 + Fn-2
0,1,1,2,3,5,8,13…
Разработете VHDL модел, който генерира числа от реда на Фибоначи. Блоковата схема на модела е дадена на следната фигура.
Вариант 1
При всеки такт се генерира едно число от реда на Фибоначи. Числата са 16 битови и се визуализират в шестнайсетичен код на седемсегментните индикатори. За проверка на модела да се използва теста fibo_tb.
На фигурата по-долу е дадена блоковата схема на модела fibo_top
Вариант 2
Променете модела от Вариант 1, така че всяко следващо число да се генерира след натискане на бутон. За формиране на единичен импулс сигналът от бутона трябва да премине през моновибратор.
Блокова схема.
