Проекти

Системно проектиране (VHDL, SystemVerilog) – Примерни теми за проекти

Проектиране на 16-битов серийно-паралелен умножител (P = A*B, P – 16bit, A,B – 8bit).
Проектиране на 8-битов умножител-акумулатор (S = A*B+S, S – 8bit, A, B – 4bit). Да се използва матричен умножител (array multiplier, Braun multiplier) и суматор с последователен пренос.
Проектиране ан схема за намиране на квадратен корен на 16-битово число.
Делител на цели числа.
Емулатор на калкулатора разработен от Чарлз Бабидж.

Игра на зарове (Craps game с опростени правила)
Охранителна система за апартамент
Честотомер
Измерване бързина на реакции

Краен автомат за разпознаване на последователност 11011 с припокриване
Брояч на единиците в двоичното представяне на 32-битово число
Преобразувател от двоичен в BCD код, като се използва алгоритъм “преместване и добавяне на 3” (https://en.wikipedia.org/wiki/Double_dabble)

 

Проектиране на ниво транзистори и layout (Gnu Electric, Spice)

Да се проектира схема и layout на CMOS келтка, реализираща функцията …
Типични (като сложност) функции са z=((a2+a3).(a0+a1)), z=!((a1.a2) + !b), z = !((a . b) + (a . !c) + (b . !c))

При разработването на проектите се използва 0.5 микрона CMOS технология. Тя има следните основни параметри:
Lambda λ = 0.3μm, Захранване Vdd = 3.3V, Минимални размери на транзисторите W/L min = 0.9/0.6μm

p

Комуникации

Необходимо е всеки студент да разползга с Google акаунт.
Текста на отчета се записва в Google Docs документ, който ще ви бъде предоставен при получаване на заданието.

p

Оценяване

Оценката се формира на база на разработени през семестъра проекти и точките от домашните работи