Тригери

Тук ще изследваме схеми на динамични и статични тригери, подхоящи за реализиране с CMOS технология.

Динамичен тригер управляван по ниво – dynamic latch

Изследвайте динамичен тригер, управляван по ниво. Обяснете поведението на изходния сигнал на тригера, ако промените описанието на източника VCLK от PULSE(0 3.3 5m 1u 1u 5m 10m) на PULSE(0 3.3 5m 1u 1u 5m 30m).

Схема и тестова установка (dyn_latch_tb.asc)

Статичен тригер управляван по ниво – static latch

Изследвайте схема на статичен тригер, управляван по ниво.

Схема и тестова установка (latch_tb.asc)

Тригер управляван по фронт – flip-flop

Изследвайте схема на тригер, управляван по фронт.

Схема и тестова установка (dff_tb.asc)

Тригер управляван по фронт с асинхронно нулиране

Проектирайте схема на тригер, управляван по фронт с вход за асинхронно нулиране.

Метастабилност

Симулирайта схемата latch_meta_tb.asc и обяснете наблюдаваното явление.

Динамичен преместващ регистър – dynamic shift register

Анализирайте работата на динамичен преместващ регистър.

Схема и тестова установка (shift_reg_tb.asc)

Генератор на двуфазен тактов сигнал

Приложениe – резултати от симулациите

Динамичен тригер, управляван по ниво.

Статичен тригер, управляван по ниво

Тригер, управляван по фронт

Метастабилност

Преместващ регистър