Статични CMOS Логически Елементи

Схемите за упражнението са дадени в GitHub репозиторията
https://github.com/vtchoumatchenko/psis.git
Необходимите файлове се намират в директория gates

Pull-Up и Pull-Down вериги

Направете DC анализ на схемата и наблюдавайте напреженията върху товарните кондензатори. Разменете местата на NMOS и PMOS транзисторите и повторете анализа.

pun_pdn_tb.asc

pun_pdn

NAND

Анализирайте преходните процеси в двувходовите NAND логически елементи дадени на фигуата. Измерете закъсненията tPHL и tPLH. Коментирайте разликите и обяснете на какво се дължат.

nand_tb.asc

nand

NOR

Самостоятелно начертайте схемата на двувходов NOR и го оразмерете така че tPHL и tPLH да се близки.

 

AOI (AND-OR-INVERT) Логически елементи

На фигурата е показана схема на логически елемент, реализиращ функцията X = !(A + B.C) – тази схема се нарича 2-1 AOI gate.

Самостоятелно проектирайте схеми, които да реализира функциите:

X = !(A.B + C.D) – тази схема се нарича 2-2 AOI gate

21aoi_tb.asc

2-1-aoi-sch

AOI Логически елементи – анализ

Определете логическата функция на следната схема.

gate1.asc

gate1

Времедиаграми

nand2_tb.asc

nand2_tb_sim

21aoi_tb.asc

2-1-aoi

gate1.asc